PCI-SIG在過去近30年的時間里，不斷推出新的I/O標準，滿足新一代系統所需帶寬的增長。此外，盡可能保留對上一代接口的兼容性，以保證設備的適用范圍。從最早的133 MB/s到最新的64 GB/s（PCIe 5.0 x16單向理論數據傳輸速度），已增長了480倍。
近日，英特爾發布了第12代酷睿系列處理器（Alder Lake），新平台首次支持PCIe 5.0，讓普通消費者有了與PCIe 5.0接觸的機會。
PCIe 5.0的制定
PCIe 5.0也稱為PCI Express 5.0，准確來說叫第5代快速周邊組件互連。自2003年首次提出PCIe技術後，早已成為使用點對點訪問總線將高速組件連接到主板的標準接口，取代了以往主板上的ISA、PCI、AGP、AMR和CNR等接口。
圖：微星MPG Z690 CARBON WIFI主板的PCIe 5.0 x16插槽
就像PCI-SIG設計的其他規范一樣，每個PCI Express規范都有五個主要的節點。
-
0.3版本：概念。該草案描述了需要實現的目標和實現這些目標的方法。
-
0.5版本：第一稿。這個版本必須完全解決0.3草案中設定的目標，它還包括所有的架構方面和要求。此外，它還包含了來自各相關方的反饋意見，此時PCI-SIG的成員可以將功能添加到正在制定的規范中。
-
0.7版本：完整草案。這個版本必須有一套完整的功能需求和方法定義，因為在這個版本之後不能再增加新的功能了。此外，電氣規范必須已經使用測試晶片進行了驗證。在這一點上，PCI-SIG成員可以提出新接口的不同實現。
-
0.9版本：最終草案。此時，PCI-SIG成員正在對技術進行內部審查，以確保其智慧財產權和專利。同時，不允許進行任何功能上的修改。
-
1.0版本：最終版本。從這個版本開始，所有的更改和增強都必須通過正式的勘誤表文檔和工程變更通知（ECN）。
PCI-SIG早在2019年5月底公布了PCIe 5.0規范的1.0版本，不過首批支持該技術的產品直到現在才出現。
PCIe 5.0的改進
PCIe 5.0向後兼容PCIe 4.0及之前的規范，通過改變電氣設計改善信號完整性和機械性能，新標準減少了延遲，降低了長距離傳輸的信號衰減。與之前的PCIe 4.0相比，PCIe 5.0依然採用同樣的128b/130b編碼方式、目標比特誤碼率（BER）、信令和加擾方案等，但更改了EIEOS和數據比特率定義等。此外，還有其他的設計更改，比如二階響應的時鍾數據恢復（CDR）和CEM連接器。
PCIe 5.0帶來了更高傳輸速度，x16帶寬（雙向）從PCIe 4.0的64 GB/s提升到了128 GB/s，提高了設備傳輸速率的上限，以滿足數據中心、高性能計算、邊緣計算、機器學習、人工智慧和5G網絡等場景里日益增長的帶寬需求，也可以讓設備製造商用更少的通道數實現同樣的帶寬。相比從PCIe 3.0到PCIe 4.0所用的時間，PCIe 4.0到PCIe 5.0的過渡顯然要快得多。
PCIe 5.0的拓展
在2019年，英特爾聯合眾廠商推出了針對數據中心，高性能計算，AI等領域的全新的Compute EXpress Link互聯協議，並宣布與阿里巴巴、戴爾EMC、Facebook、Google、HPE、華為和微軟聯合共同成立CXL聯盟，隨後AMD和Arm也先後加入。CXL聯盟在成立之初已發布了CXL 1.0版規范，隨後又發布了改進的CXL 1.1版規范。
到了2020年年末，在PCIe 5.0規范的物理和電氣接口上，CXL聯盟宣布新的CXL 2.0規范。新規范增加了記憶體池的支持，以最大限度地提高記憶體利用率，並且提供了對持久性記憶體的標準化管理，允許與DDR同時運行，從而可以釋放DDR用於其他用途，同時向後兼容CXL 1.1和CXL 1.0版規范。CXL作為一種開放性的互聯協議，能夠讓CPU與GPU、FPGA或其他加速器之間實現高速高效的互聯，滿足現今高性能異構計算的要求，並且提供更高的帶寬及更好的記憶體一致性。
CXL 2.0使得PCIe 5.0的應用進一步拓展，解決了CPU到設備、設備到設備之間的記憶體一致性和統一問題。
PCIe 5.0的應用
相比於消費級市場，數據吞吐量更高的數據中心和超級計算機是PCIe 5.0搶先占據的細分市場。目前邊緣計算、機器學習、人工智慧和5G網絡等應用發展蓬勃，對帶寬要求也高，相信一旦時機成熟，相關設備的推廣應該會非常迅速，比如基於PCIe 5.0的企業級SSD就已經露面了。與消費級市場有所不同，在這個領域還有英偉達聯合IBM開發的NVLink總線，在某些方面具有一定的競爭力，會對PCIe 5.0構成壓力。
圖：三星已公布基於PCIe 5.0的企業級SSD
反觀消費級市場，雖然英特爾在Alder Lake平台已提供對PCIe 5.0的支持，但早期會欠缺一點動力。目前市場上有大量基於PCIe 3.0的設備，仍然處於向PCIe 4.0的過渡當中，對於帶寬的需求也沒那麼迫切。不過下一代顯卡有可能會支持PCIe 5.0，這應該是普通消費者最早接觸到的PCIe 5.0設備。相信隨著明年年末AMD發布Zen 4架構CPU，更換到AM5平台，提供對PCIe 5.0的支持後，相關設備會得到進一步普及，或許基於PCIe 5.0的消費級SSD也會出現。
PCIe Next
目前PCIe標準規范制定工作已經到了第6代，也就是PCIe 6.0。
PCIe 6.0將把數據傳輸速率從PCIe 5.0的32 GT/s和PCIe 4.0的16 GT/s提高到每引腳64 GT/s，PCIe 6.0 ×16通道單向理論數據傳輸速度達到了128 GB/s（雙向256 GB/s）。為了提高數據傳輸速率和帶寬，新接口採用了四級脈沖振幅調制（PAM4）信令，這種信令也被用於像InfiniBand這種高端網絡技術以及GDDR6X記憶體等地方。此外，PCIe 6.0還採用了低延遲前向糾錯（FEC），以確保高效率運行。此外，未來新的CXL規范應該也會與PCIe 6.0相融合，提供更高效的解決方案。
如無意外，PCIe 6.0 1.0版本將會在今年年底或明年初公布，預計支持的平台產品將在2023年底或2024年的某個時候才上市。
來源：超能網
